haswell: keep ROM cache enabled
authorAaron Durbin <adurbin@chromium.org>
Mon, 1 Apr 2013 21:49:31 +0000 (16:49 -0500)
committerStefan Reinauer <stefan.reinauer@coreboot.org>
Wed, 3 Apr 2013 17:25:42 +0000 (19:25 +0200)
commit13cc952a13ea29d9c5016a861d97da8326c87c4e
treea73ff988c077afc851fc79c0e0f327fac46db1b5
parent0f0fe100cb27770d615a70d5a78310ad47cb1abf
haswell: keep ROM cache enabled

The MP code on haswell was mirroring the BSPs MTRRs. In addition it
was cleaning up the ROM cache so that the MTRR register values were
the same once the OS was booted. Since the hyperthread sibling of
the BSP was going through this path the ROM cache was getting torn
down once the hyperthread was brought up.

That said, there was no differnce in observed boot time keeping the
ROM cache enabled.

Change-Id: I2a59988fcfeea9291202c961636ea761c2538837
Signed-off-by: Aaron Durbin <adurbin@chromium.org>
Reviewed-on: http://review.coreboot.org/3008
Tested-by: build bot (Jenkins)
Reviewed-by: Stefan Reinauer <stefan.reinauer@coreboot.org>
src/cpu/intel/haswell/mp_init.c