[PATCH] 2.5.7 IDE 27
[opensuse:kernel.git] / drivers / ide / alim15x3.c
1 /*
2  * linux/drivers/ide/alim15x3.c         Version 0.10    Jun. 9, 2000
3  *
4  *  Copyright (C) 1998-2000 Michel Aubry, Maintainer
5  *  Copyright (C) 1998-2000 Andrzej Krzysztofowicz, Maintainer
6  *  Copyright (C) 1999-2000 CJ, cjtsai@ali.com.tw, Maintainer
7  *
8  *  Copyright (C) 1998-2000 Andre Hedrick (andre@linux-ide.org)
9  *  May be copied or modified under the terms of the GNU General Public License
10  *
11  *  (U)DMA capable version of ali 1533/1543(C), 1535(D)
12  *
13  **********************************************************************
14  *  9/7/99 --Parts from the above author are included and need to be
15  *  converted into standard interface, once I finish the thought.
16  */
17
18 #include <linux/config.h>
19 #include <linux/types.h>
20 #include <linux/kernel.h>
21 #include <linux/pci.h>
22 #include <linux/delay.h>
23 #include <linux/hdreg.h>
24 #include <linux/ide.h>
25 #include <linux/init.h>
26
27 #include <asm/io.h>
28
29 #include "ata-timing.h"
30
31 #define DISPLAY_ALI_TIMINGS
32
33 #if defined(DISPLAY_ALI_TIMINGS) && defined(CONFIG_PROC_FS)
34 #include <linux/stat.h>
35 #include <linux/proc_fs.h>
36
37 static int ali_get_info(char *buffer, char **addr, off_t offset, int count);
38 extern int (*ali_display_info)(char *, char **, off_t, int);  /* ide-proc.c */
39 static struct pci_dev *bmide_dev;
40
41 char *fifo[4] = {
42         "FIFO Off",
43         "FIFO On ",
44         "DMA mode",
45         "PIO mode" };
46
47 char *udmaT[8] = {
48         "1.5T",
49         "  2T",
50         "2.5T",
51         "  3T",
52         "3.5T",
53         "  4T",
54         "  6T",
55         "  8T"
56 };
57
58 char *channel_status[8] = {
59         "OK            ",
60         "busy          ",
61         "DRQ           ",
62         "DRQ busy      ",
63         "error         ",
64         "error busy    ",
65         "error DRQ     ",
66         "error DRQ busy"
67 };
68
69 static int ali_get_info (char *buffer, char **addr, off_t offset, int count)
70 {
71         byte reg53h, reg5xh, reg5yh, reg5xh1, reg5yh1;
72         unsigned int bibma;
73         byte c0, c1;
74         byte rev, tmp;
75         char *p = buffer;
76         char *q;
77
78         /* fetch rev. */
79         pci_read_config_byte(bmide_dev, 0x08, &rev);
80         if (rev >= 0xc1)        /* M1543C or newer */
81                 udmaT[7] = " ???";
82         else
83                 fifo[3]  = "   ???  ";
84
85         /* first fetch bibma: */
86         pci_read_config_dword(bmide_dev, 0x20, &bibma);
87         bibma = (bibma & 0xfff0) ;
88         /*
89          * at that point bibma+0x2 et bibma+0xa are byte
90          * registers to investigate:
91          */
92         c0 = inb((unsigned short)bibma + 0x02);
93         c1 = inb((unsigned short)bibma + 0x0a);
94
95         p += sprintf(p,
96                 "\n                                Ali M15x3 Chipset.\n");
97         p += sprintf(p,
98                 "                                ------------------\n");
99         pci_read_config_byte(bmide_dev, 0x78, &reg53h);
100         p += sprintf(p, "PCI Clock: %d.\n", reg53h);
101
102         pci_read_config_byte(bmide_dev, 0x53, &reg53h);
103         p += sprintf(p,
104                 "CD_ROM FIFO:%s, CD_ROM DMA:%s\n",
105                 (reg53h & 0x02) ? "Yes" : "No ",
106                 (reg53h & 0x01) ? "Yes" : "No " );
107         pci_read_config_byte(bmide_dev, 0x74, &reg53h);
108         p += sprintf(p,
109                 "FIFO Status: contains %d Words, runs%s%s\n\n",
110                 (reg53h & 0x3f),
111                 (reg53h & 0x40) ? " OVERWR" : "",
112                 (reg53h & 0x80) ? " OVERRD." : "." );
113
114         p += sprintf(p,
115                 "-------------------primary channel-------------------secondary channel---------\n\n");
116
117         pci_read_config_byte(bmide_dev, 0x09, &reg53h);
118         p += sprintf(p,
119                 "channel status:       %s                               %s\n",
120                 (reg53h & 0x20) ? "On " : "Off",
121                 (reg53h & 0x10) ? "On " : "Off" );
122
123         p += sprintf(p,
124                 "both channels togth:  %s                               %s\n",
125                 (c0&0x80) ? "No " : "Yes",
126                 (c1&0x80) ? "No " : "Yes" );
127
128         pci_read_config_byte(bmide_dev, 0x76, &reg53h);
129         p += sprintf(p,
130                 "Channel state:        %s                    %s\n",
131                 channel_status[reg53h & 0x07],
132                 channel_status[(reg53h & 0x70) >> 4] );
133
134         pci_read_config_byte(bmide_dev, 0x58, &reg5xh);
135         pci_read_config_byte(bmide_dev, 0x5c, &reg5yh);
136         p += sprintf(p,
137                 "Add. Setup Timing:    %dT                                %dT\n",
138                 (reg5xh & 0x07) ? (reg5xh & 0x07) : 8,
139                 (reg5yh & 0x07) ? (reg5yh & 0x07) : 8 );
140
141         pci_read_config_byte(bmide_dev, 0x59, &reg5xh);
142         pci_read_config_byte(bmide_dev, 0x5d, &reg5yh);
143         p += sprintf(p,
144                 "Command Act. Count:   %dT                                %dT\n"
145                 "Command Rec. Count:   %dT                               %dT\n\n",
146                 (reg5xh & 0x70) ? ((reg5xh & 0x70) >> 4) : 8,
147                 (reg5yh & 0x70) ? ((reg5yh & 0x70) >> 4) : 8, 
148                 (reg5xh & 0x0f) ? (reg5xh & 0x0f) : 16,
149                 (reg5yh & 0x0f) ? (reg5yh & 0x0f) : 16 );
150
151         p += sprintf(p,
152                 "----------------drive0-----------drive1------------drive0-----------drive1------\n\n");
153         p += sprintf(p,
154                 "DMA enabled:      %s              %s               %s              %s\n",
155                 (c0&0x20) ? "Yes" : "No ",
156                 (c0&0x40) ? "Yes" : "No ",
157                 (c1&0x20) ? "Yes" : "No ",
158                 (c1&0x40) ? "Yes" : "No " );
159
160         pci_read_config_byte(bmide_dev, 0x54, &reg5xh);
161         pci_read_config_byte(bmide_dev, 0x55, &reg5yh);
162         q = "FIFO threshold:   %2d Words         %2d Words          %2d Words         %2d Words\n";
163         if (rev < 0xc1) {
164                 if ((rev == 0x20) && (pci_read_config_byte(bmide_dev, 0x4f, &tmp), (tmp &= 0x20))) {
165                         p += sprintf(p, q, 8, 8, 8, 8);
166                 } else {
167                         p += sprintf(p, q,
168                                 (reg5xh & 0x03) + 12,
169                                 ((reg5xh & 0x30)>>4) + 12,
170                                 (reg5yh & 0x03) + 12,
171                                 ((reg5yh & 0x30)>>4) + 12 );
172                 }
173         } else {
174                 int t1 = (tmp = (reg5xh & 0x03)) ? (tmp << 3) : 4;
175                 int t2 = (tmp = ((reg5xh & 0x30)>>4)) ? (tmp << 3) : 4;
176                 int t3 = (tmp = (reg5yh & 0x03)) ? (tmp << 3) : 4;
177                 int t4 = (tmp = ((reg5yh & 0x30)>>4)) ? (tmp << 3) : 4;
178                 p += sprintf(p, q, t1, t2, t3, t4);
179         }
180
181 #if 0
182         p += sprintf(p, 
183                 "FIFO threshold:   %2d Words         %2d Words          %2d Words         %2d Words\n",
184                 (reg5xh & 0x03) + 12,
185                 ((reg5xh & 0x30)>>4) + 12,
186                 (reg5yh & 0x03) + 12,
187                 ((reg5yh & 0x30)>>4) + 12 );
188 #endif
189
190         p += sprintf(p,
191                 "FIFO mode:        %s         %s          %s         %s\n",
192                 fifo[((reg5xh & 0x0c) >> 2)],
193                 fifo[((reg5xh & 0xc0) >> 6)],
194                 fifo[((reg5yh & 0x0c) >> 2)],
195                 fifo[((reg5yh & 0xc0) >> 6)] );
196
197         pci_read_config_byte(bmide_dev, 0x5a, &reg5xh);
198         pci_read_config_byte(bmide_dev, 0x5b, &reg5xh1);
199         pci_read_config_byte(bmide_dev, 0x5e, &reg5yh);
200         pci_read_config_byte(bmide_dev, 0x5f, &reg5yh1);
201
202         p += sprintf(p,/*
203                 "------------------drive0-----------drive1------------drive0-----------drive1------\n")*/
204                 "Dt RW act. Cnt    %2dT              %2dT               %2dT              %2dT\n"
205                 "Dt RW rec. Cnt    %2dT              %2dT               %2dT              %2dT\n\n",
206                 (reg5xh & 0x70) ? ((reg5xh & 0x70) >> 4) : 8,
207                 (reg5xh1 & 0x70) ? ((reg5xh1 & 0x70) >> 4) : 8,
208                 (reg5yh & 0x70) ? ((reg5yh & 0x70) >> 4) : 8,
209                 (reg5yh1 & 0x70) ? ((reg5yh1 & 0x70) >> 4) : 8,
210                 (reg5xh & 0x0f) ? (reg5xh & 0x0f) : 16,
211                 (reg5xh1 & 0x0f) ? (reg5xh1 & 0x0f) : 16,
212                 (reg5yh & 0x0f) ? (reg5yh & 0x0f) : 16,
213                 (reg5yh1 & 0x0f) ? (reg5yh1 & 0x0f) : 16 );
214
215         p += sprintf(p,
216                 "-----------------------------------UDMA Timings--------------------------------\n\n");
217
218         pci_read_config_byte(bmide_dev, 0x56, &reg5xh);
219         pci_read_config_byte(bmide_dev, 0x57, &reg5yh);
220         p += sprintf(p,
221                 "UDMA:             %s               %s                %s               %s\n"
222                 "UDMA timings:     %s             %s              %s             %s\n\n",
223                 (reg5xh & 0x08) ? "OK" : "No",
224                 (reg5xh & 0x80) ? "OK" : "No",
225                 (reg5yh & 0x08) ? "OK" : "No",
226                 (reg5yh & 0x80) ? "OK" : "No",
227                 udmaT[(reg5xh & 0x07)],
228                 udmaT[(reg5xh & 0x70) >> 4],
229                 udmaT[reg5yh & 0x07],
230                 udmaT[(reg5yh & 0x70) >> 4] );
231
232         return p-buffer; /* => must be less than 4k! */
233 }
234 #endif  /* defined(DISPLAY_ALI_TIMINGS) && defined(CONFIG_PROC_FS) */
235
236 static byte m5229_revision;
237 static byte chip_is_1543c_e;
238
239 byte ali_proc = 0;
240 static struct pci_dev *isa_dev;
241
242 static void ali15x3_tune_drive (ide_drive_t *drive, byte pio)
243 {
244         struct ata_timing *t;
245         struct ata_channel *hwif = drive->channel;
246         struct pci_dev *dev = hwif->pci_dev;
247         int s_time, a_time, c_time;
248         byte s_clc, a_clc, r_clc;
249         unsigned long flags;
250         int port = hwif->unit ? 0x5c : 0x58;
251         int portFIFO = hwif->unit ? 0x55 : 0x54;
252         byte cd_dma_fifo = 0;
253
254         if (pio == 255)
255                 pio = ata_timing_mode(drive, XFER_PIO | XFER_EPIO);
256         else
257                 pio = XFER_PIO_0 + min_t(byte, pio, 4);
258
259         t = ata_timing_data(pio);
260
261         s_time = t->setup;
262         a_time = t->active;
263         if ((s_clc = (s_time * system_bus_speed + 999) / 1000) >= 8)
264                 s_clc = 0;
265         if ((a_clc = (a_time * system_bus_speed + 999) / 1000) >= 8)
266                 a_clc = 0;
267         c_time = t->cycle;
268
269 #if 0
270         if ((r_clc = ((c_time - s_time - a_time) * system_bus_speed + 999) / 1000) >= 16)
271                 r_clc = 0;
272 #endif
273
274         if (!(r_clc = (c_time * system_bus_speed + 999) / 1000 - a_clc - s_clc)) {
275                 r_clc = 1;
276         } else {
277                 if (r_clc >= 16)
278                         r_clc = 0;
279         }
280         __save_flags(flags);
281         __cli();
282         
283         /* 
284          * PIO mode => ATA FIFO on, ATAPI FIFO off
285          */
286         pci_read_config_byte(dev, portFIFO, &cd_dma_fifo);
287         if (drive->type == ATA_DISK) {
288                 if (hwif->index) {
289                         pci_write_config_byte(dev, portFIFO, (cd_dma_fifo & 0x0F) | 0x50);
290                 } else {
291                         pci_write_config_byte(dev, portFIFO, (cd_dma_fifo & 0xF0) | 0x05);
292                 }
293         } else {
294                 if (hwif->index) {
295                         pci_write_config_byte(dev, portFIFO, cd_dma_fifo & 0x0F);
296                 } else {
297                         pci_write_config_byte(dev, portFIFO, cd_dma_fifo & 0xF0);
298                 }
299         }
300         
301         pci_write_config_byte(dev, port, s_clc);
302         pci_write_config_byte(dev, port+drive->select.b.unit+2, (a_clc << 4) | r_clc);
303         __restore_flags(flags);
304 }
305
306 static int ali15x3_tune_chipset (ide_drive_t *drive, byte speed)
307 {
308         struct ata_channel *hwif = drive->channel;
309         struct pci_dev *dev     = hwif->pci_dev;
310         byte unit               = (drive->select.b.unit & 0x01);
311         byte tmpbyte            = 0x00;
312         int m5229_udma          = hwif->unit ? 0x57 : 0x56;
313         int err                 = 0;
314
315         if (speed < XFER_UDMA_0) {
316                 byte ultra_enable       = (unit) ? 0x7f : 0xf7;
317                 /*
318                  * clear "ultra enable" bit
319                  */
320                 pci_read_config_byte(dev, m5229_udma, &tmpbyte);
321                 tmpbyte &= ultra_enable;
322                 pci_write_config_byte(dev, m5229_udma, tmpbyte);
323         }
324
325         err = ide_config_drive_speed(drive, speed);
326
327 #ifdef CONFIG_BLK_DEV_IDEDMA
328         if (speed >= XFER_SW_DMA_0) {
329                 unsigned long dma_base = hwif->dma_base;
330
331                 outb(inb(dma_base+2)|(1<<(5+unit)), dma_base+2);
332         }
333
334         if (speed >= XFER_UDMA_0) {
335                 pci_read_config_byte(dev, m5229_udma, &tmpbyte);
336                 tmpbyte &= (0x0f << ((1-unit) << 2));
337                 /*
338                  * enable ultra dma and set timing
339                  */
340                 tmpbyte |= ((0x08 | ((4-speed)&0x07)) << (unit << 2));
341                 pci_write_config_byte(dev, m5229_udma, tmpbyte);
342                 if (speed >= XFER_UDMA_3) {
343                         pci_read_config_byte(dev, 0x4b, &tmpbyte);
344                         tmpbyte |= 1;
345                         pci_write_config_byte(dev, 0x4b, tmpbyte);
346                 }
347         }
348 #endif /* CONFIG_BLK_DEV_IDEDMA */
349
350         drive->current_speed = speed;
351
352         return (err);
353 }
354
355 static void config_chipset_for_pio (ide_drive_t *drive)
356 {
357         ali15x3_tune_drive(drive, 5);
358 }
359
360 #ifdef CONFIG_BLK_DEV_IDEDMA
361 static int config_chipset_for_dma (ide_drive_t *drive, byte ultra33)
362 {
363         struct hd_driveid *id   = drive->id;
364         byte speed              = 0x00;
365         byte ultra66            = eighty_ninty_three(drive);
366         byte ultra100           = (m5229_revision>=0xc4) ? 1 : 0;
367         int  rval;
368
369         if ((id->dma_ultra & 0x0020) && (ultra100) && (ultra66) && (ultra33)) {
370                 speed = XFER_UDMA_5;
371         } else if ((id->dma_ultra & 0x0010) && (ultra66) && (ultra33)) {
372                 speed = XFER_UDMA_4;
373         } else if ((id->dma_ultra & 0x0008) && (ultra66) && (ultra33)) {
374                 speed = XFER_UDMA_3;
375         } else if ((id->dma_ultra & 0x0004) && (ultra33)) {
376                 speed = XFER_UDMA_2;
377         } else if ((id->dma_ultra & 0x0002) && (ultra33)) {
378                 speed = XFER_UDMA_1;
379         } else if ((id->dma_ultra & 0x0001) && (ultra33)) {
380                 speed = XFER_UDMA_0;
381         } else if (id->dma_mword & 0x0004) {
382                 speed = XFER_MW_DMA_2;
383         } else if (id->dma_mword & 0x0002) {
384                 speed = XFER_MW_DMA_1;
385         } else if (id->dma_mword & 0x0001) {
386                 speed = XFER_MW_DMA_0;
387         } else if (id->dma_1word & 0x0004) {
388                 speed = XFER_SW_DMA_2;
389         } else if (id->dma_1word & 0x0002) {
390                 speed = XFER_SW_DMA_1;
391         } else if (id->dma_1word & 0x0001) {
392                 speed = XFER_SW_DMA_0;
393         } else {
394                 return ((int) ide_dma_off_quietly);
395         }
396
397         (void) ali15x3_tune_chipset(drive, speed);
398
399         if (!drive->init_speed)
400                 drive->init_speed = speed;
401
402         rval = (int)(   ((id->dma_ultra >> 11) & 3) ? ide_dma_on :
403                         ((id->dma_ultra >> 8) & 7) ? ide_dma_on :
404                         ((id->dma_mword >> 8) & 7) ? ide_dma_on :
405                         ((id->dma_1word >> 8) & 7) ? ide_dma_on :
406                                                      ide_dma_off_quietly);
407
408         return rval;
409 }
410
411 static byte ali15x3_can_ultra (ide_drive_t *drive)
412 {
413 #ifndef CONFIG_WDC_ALI15X3
414         struct hd_driveid *id   = drive->id;
415 #endif /* CONFIG_WDC_ALI15X3 */
416
417         if (m5229_revision <= 0x20) {
418                 return 0;
419         } else if ((m5229_revision < 0xC2) &&
420 #ifndef CONFIG_WDC_ALI15X3
421                    ((chip_is_1543c_e && strstr(id->model, "WDC ")) ||
422                     (drive->type != ATA_DISK))) {
423 #else /* CONFIG_WDC_ALI15X3 */
424                    (drive->type != ATA_DISK)) {
425 #endif /* CONFIG_WDC_ALI15X3 */
426                 return 0;
427         } else {
428                 return 1;
429         }
430 }
431
432 static int ali15x3_config_drive_for_dma(ide_drive_t *drive)
433 {
434         struct hd_driveid *id = drive->id;
435         struct ata_channel *hwif = drive->channel;
436         ide_dma_action_t dma_func = ide_dma_on;
437         byte can_ultra_dma = ali15x3_can_ultra(drive);
438
439         if ((m5229_revision<=0x20) && (drive->type != ATA_DISK))
440                 return hwif->dmaproc(ide_dma_off_quietly, drive);
441
442         if ((id != NULL) && ((id->capability & 1) != 0) && hwif->autodma) {
443                 /* Consult the list of known "bad" drives */
444                 if (ide_dmaproc(ide_dma_bad_drive, drive)) {
445                         dma_func = ide_dma_off;
446                         goto fast_ata_pio;
447                 }
448                 dma_func = ide_dma_off_quietly;
449                 if ((id->field_valid & 4) && (m5229_revision >= 0xC2)) {
450                         if (id->dma_ultra & 0x003F) {
451                                 /* Force if Capable UltraDMA */
452                                 dma_func = config_chipset_for_dma(drive, can_ultra_dma);
453                                 if ((id->field_valid & 2) &&
454                                     (dma_func != ide_dma_on))
455                                         goto try_dma_modes;
456                         }
457                 } else if (id->field_valid & 2) {
458 try_dma_modes:
459                         if ((id->dma_mword & 0x0007) ||
460                             (id->dma_1word & 0x0007)) {
461                                 /* Force if Capable regular DMA modes */
462                                 dma_func = config_chipset_for_dma(drive, can_ultra_dma);
463                                 if (dma_func != ide_dma_on)
464                                         goto no_dma_set;
465                         }
466                 } else if (ide_dmaproc(ide_dma_good_drive, drive)) {
467                         if (id->eide_dma_time > 150) {
468                                 goto no_dma_set;
469                         }
470                         /* Consult the list of known "good" drives */
471                         dma_func = config_chipset_for_dma(drive, can_ultra_dma);
472                         if (dma_func != ide_dma_on)
473                                 goto no_dma_set;
474                 } else {
475                         goto fast_ata_pio;
476                 }
477         } else if ((id->capability & 8) || (id->field_valid & 2)) {
478 fast_ata_pio:
479                 dma_func = ide_dma_off_quietly;
480 no_dma_set:
481                 config_chipset_for_pio(drive);
482         }
483         return hwif->dmaproc(dma_func, drive);
484 }
485
486 static int ali15x3_dmaproc (ide_dma_action_t func, ide_drive_t *drive)
487 {
488         switch(func) {
489                 case ide_dma_check:
490                         return ali15x3_config_drive_for_dma(drive);
491                 case ide_dma_write:
492                         if ((m5229_revision < 0xC2) && (drive->type != ATA_DISK))
493                                 return 1;       /* try PIO instead of DMA */
494                         break;
495                 default:
496                         break;
497         }
498         return ide_dmaproc(func, drive);        /* use standard DMA stuff */
499 }
500 #endif /* CONFIG_BLK_DEV_IDEDMA */
501
502 unsigned int __init pci_init_ali15x3(struct pci_dev *dev)
503 {
504         unsigned long fixdma_base = pci_resource_start(dev, 4);
505
506         pci_read_config_byte(dev, PCI_REVISION_ID, &m5229_revision);
507
508         isa_dev = pci_find_device(PCI_VENDOR_ID_AL, PCI_DEVICE_ID_AL_M1533, NULL);
509
510         if (!fixdma_base) {
511                 /*
512                  *
513                  */
514         } else {
515                 /*
516                  * enable DMA capable bit, and "not" simplex only
517                  */
518                 outb(inb(fixdma_base+2) & 0x60, fixdma_base+2);
519
520                 if (inb(fixdma_base+2) & 0x80)
521                         printk("%s: simplex device: DMA will fail!!\n", dev->name);
522         }
523
524 #if defined(DISPLAY_ALI_TIMINGS) && defined(CONFIG_PROC_FS)
525         if (!ali_proc) {
526                 ali_proc = 1;
527                 bmide_dev = dev;
528                 ali_display_info = &ali_get_info;
529         }
530 #endif  /* defined(DISPLAY_ALI_TIMINGS) && defined(CONFIG_PROC_FS) */
531
532         return 0;
533 }
534
535 /*
536  * This checks if the controller and the cable are capable
537  * of UDMA66 transfers. It doesn't check the drives.
538  * But see note 2 below!
539  */
540 unsigned int __init ata66_ali15x3(struct ata_channel *hwif)
541 {
542         struct pci_dev *dev     = hwif->pci_dev;
543         unsigned int ata66      = 0;
544         byte cable_80_pin[2]    = { 0, 0 };
545
546         unsigned long flags;
547         byte tmpbyte;
548
549         __save_flags(flags);
550         __cli();
551
552         if (m5229_revision >= 0xC2) {
553                 /*
554                  * 1543C-B?, 1535, 1535D, 1553
555                  * Note 1: not all "motherboard" support this detection
556                  * Note 2: if no udma 66 device, the detection may "error".
557                  *         but in this case, we will not set the device to
558                  *         ultra 66, the detection result is not important
559                  */
560
561                 /*
562                  * enable "Cable Detection", m5229, 0x4b, bit3
563                  */
564                 pci_read_config_byte(dev, 0x4b, &tmpbyte);
565                 pci_write_config_byte(dev, 0x4b, tmpbyte | 0x08);
566
567                 /*
568                  * set south-bridge's enable bit, m1533, 0x79
569                  */
570                 pci_read_config_byte(isa_dev, 0x79, &tmpbyte);
571                 if (m5229_revision == 0xC2) {
572                         /*
573                          * 1543C-B0 (m1533, 0x79, bit 2)
574                          */
575                         pci_write_config_byte(isa_dev, 0x79, tmpbyte | 0x04);
576                 } else if (m5229_revision >= 0xC3) {
577                         /*
578                          * 1553/1535 (m1533, 0x79, bit 1)
579                          */
580                         pci_write_config_byte(isa_dev, 0x79, tmpbyte | 0x02);
581                 }
582                 /*
583                  * Ultra66 cable detection (from Host View)
584                  * m5229, 0x4a, bit0: primary, bit1: secondary 80 pin
585                  */
586                 pci_read_config_byte(dev, 0x4a, &tmpbyte);
587                 /*
588                  * 0x4a, bit0 is 0 => primary channel
589                  * has 80-pin (from host view)
590                  */
591                 if (!(tmpbyte & 0x01)) cable_80_pin[0] = 1;
592                 /*
593                  * 0x4a, bit1 is 0 => secondary channel
594                  * has 80-pin (from host view)
595                  */
596                 if (!(tmpbyte & 0x02)) cable_80_pin[1] = 1;
597                 /*
598                  * Allow ata66 if cable of current channel has 80 pins
599                  */
600                 ata66 = (hwif->unit)?cable_80_pin[1]:cable_80_pin[0];
601         } else {
602                 /*
603                  * revision 0x20 (1543-E, 1543-F)
604                  * revision 0xC0, 0xC1 (1543C-C, 1543C-D, 1543C-E)
605                  * clear CD-ROM DMA write bit, m5229, 0x4b, bit 7
606                  */
607                 pci_read_config_byte(dev, 0x4b, &tmpbyte);
608                 /*
609                  * clear bit 7
610                  */
611                 pci_write_config_byte(dev, 0x4b, tmpbyte & 0x7F);
612                 /*
613                  * check m1533, 0x5e, bit 1~4 == 1001 => & 00011110 = 00010010
614                  */
615                 pci_read_config_byte(isa_dev, 0x5e, &tmpbyte);
616                 chip_is_1543c_e = ((tmpbyte & 0x1e) == 0x12) ? 1: 0;
617         }
618
619         /*
620          * CD_ROM DMA on (m5229, 0x53, bit0)
621          *      Enable this bit even if we want to use PIO
622          * PIO FIFO off (m5229, 0x53, bit1)
623          *      The hardware will use 0x54h and 0x55h to control PIO FIFO
624          */
625         pci_read_config_byte(dev, 0x53, &tmpbyte);
626         tmpbyte = (tmpbyte & (~0x02)) | 0x01;
627
628         pci_write_config_byte(dev, 0x53, tmpbyte);
629
630         __restore_flags(flags);
631
632         return(ata66);
633 }
634
635 void __init ide_init_ali15x3(struct ata_channel *hwif)
636 {
637 #ifndef CONFIG_SPARC64
638         byte ideic, inmir;
639         byte irq_routing_table[] = { -1,  9, 3, 10, 4,  5, 7,  6,
640                                       1, 11, 0, 12, 0, 14, 0, 15 };
641
642         hwif->irq = hwif->unit ? 15 : 14;
643
644         if (isa_dev) {
645                 /*
646                  * read IDE interface control
647                  */
648                 pci_read_config_byte(isa_dev, 0x58, &ideic);
649
650                 /* bit0, bit1 */
651                 ideic = ideic & 0x03;
652
653                 /* get IRQ for IDE Controller */
654                 if ((hwif->unit && ideic == 0x03) || (!hwif->unit && !ideic)) {
655                         /*
656                          * get SIRQ1 routing table
657                          */
658                         pci_read_config_byte(isa_dev, 0x44, &inmir);
659                         inmir = inmir & 0x0f;
660                         hwif->irq = irq_routing_table[inmir];
661                 } else if (hwif->unit && !(ideic & 0x01)) {
662                         /*
663                          * get SIRQ2 routing table
664                          */
665                         pci_read_config_byte(isa_dev, 0x75, &inmir);
666                         inmir = inmir & 0x0f;
667                         hwif->irq = irq_routing_table[inmir];
668                 }
669         }
670 #endif /* CONFIG_SPARC64 */
671
672         hwif->tuneproc = &ali15x3_tune_drive;
673         hwif->drives[0].autotune = 1;
674         hwif->drives[1].autotune = 1;
675         hwif->speedproc = &ali15x3_tune_chipset;
676
677 #ifdef CONFIG_BLK_DEV_IDEDMA
678         if ((hwif->dma_base) && (m5229_revision >= 0x20)) {
679                 /*
680                  * M1543C or newer for DMAing
681                  */
682                 hwif->dmaproc = &ali15x3_dmaproc;
683                 hwif->autodma = 1;
684         }
685
686         if (noautodma)
687                 hwif->autodma = 0;
688 #else
689         hwif->autodma = 0;
690 #endif /* CONFIG_BLK_DEV_IDEDMA */
691 }
692
693 void __init ide_dmacapable_ali15x3(struct ata_channel *hwif, unsigned long dmabase)
694 {
695         if ((dmabase) && (m5229_revision < 0x20)) {
696                 return;
697         }
698         ide_setup_dma(hwif, dmabase, 8);
699 }